

طراحی و شبیه‌سازی یک فیلتر پایین‌گذر مرتبه چهار Gm-C بر پایه معکوس‌کننده‌های

CMOS با مدار تنظیم خودکار فرکانس در فناوری CMOS ۹۰ nm

محمد عبدالملکی^۱، مسعود دوستی^{۲*}، محمدباقر توکلی^۳

۱- دانشجوی دکتری و ۳- استادیار، دانشکده مهندسی برق الکترونیک دانشگاه آزاد اسلامی واحد اراک، ایران،

۲- دانشیار دانشکده مهندسی برق و کامپیوتر دانشگاه آزاد اسلامی واحد علوم تحقیقات، تهران، ایران

(دریافت: ۱۳۹۸/۱۲/۰۱، پذیرش: ۱۳۹۹/۰۴/۰۱)

چکیده

یکی از زمینه‌های تحقیقاتی در پدافند نوین، سامانه‌های رادیویی بی‌سیم با توان مصرفی کم است که به طور خاص منجر به تقاضا برای فیلترهای با عملکرد بالاتر می‌شود. فیلترهای Gm-C به دلیل عملکرد فرکانس بالا و قابلیت مجتمع شدن در سال‌های اخیر مورد توجه قرار گرفته‌اند. در این مقاله یک فیلتر پایین‌گذر مرتبه چهار Gm-C با مدار تنظیم فرکانس خودکار روی تراشه ارائه شده است. هسته این فیلتر یک تقویت‌کننده ترانساینایی عملیاتی (OTA) فرکانس بالای ولتاژ پایین بر پایه معکوس‌کننده‌های CMOS است. برای افزایش خطینگی OTA، مدار پس‌خور مد مشترک (CMFB) جدیدی ارائه شده که با مدار پیش‌خور مد مشترک (CMFF) ترکیب شده است. همچنین در این مقاله مدار تنظیم فرکانس خودکار جدیدی ارائه شده تا از طریق تنظیم ولتاژ بالک ترانزیستورها اثرات عدم تطبیق در المان‌ها و تغییرات دمایی بر OTA و در نتیجه فرکانس قطع فیلتر را جبران کند، در حالی که این مدار بخش کمی از توان مصرفی فیلتر را به خود اختصاص می‌دهد. مدارها با استفاده از فناوری CMOS ۹۰ nm TSMC و با منبع تغذیه ۱ V در نرم‌افزار Cadence طراحی و شبیه‌سازی شده است. نتایج شبیه‌سازی پس از جانمایی نشان می‌دهد بهره تفاضلی DC، بهره مد مشترک، فرکانس قطع ۳ dB و فرکانس بهره واحد OTA به ترتیب برابر با ۳۴/۷ dB، -۲۶ dB، ۲۳۷ MHz و ۱۳/۸ GHz است. فرکانس قطع فیلتر ۱ GHz است و با اعمال ولتاژهای ورودی ۰/۲ V_{pp} دو تن، مقدار مدولاسیون داخلی مرتبه سوم (IM3) فیلتر در فرکانس قطع فیلتر برابر با -۳۸ dB می‌باشد. توان مصرفی و مساحت اشغالی فیلتر به ترتیب ۴/۸ mW و ۰/۰۴۳ × ۰/۰۳۸ mm^۲ می‌باشد. همچنین شبیه‌سازی مونت‌کارلو مقاومت خوب فیلتر پیشنهادی را در برابر خطاهای فرآیند ساخت نشان می‌دهد.

کلید واژه‌ها: فیلترهای Gm-C، تقویت‌کننده ترانساینایی عملیاتی، مدار تنظیم خودکار، معکوس‌کننده‌های CMOS

Design and Simulation of Fourth-Order Low-Pass Gm-C Filter Based on CMOS Inverters With On-Chip Automatic Tuning

M. Abdolmaleki¹, M. Dousti^{2*}, M. B. Tavakoli³

²Associate Professor, Department of Electrical and Computer Engineering of Science and Research branch, Islamic Azad University, Tehran, Iran

(Received: 20/02/2020; Accepted: 21/06/2020)

Abstract


The study of low power wireless radio systems is an area in modern defense that especially deals with higher performance filters. In recent years, Gm-C filters have drawn attention due to their high frequency performance and integrability. In this paper, a fourth-order low-pass Gm-C filter with on-chip automatic tuning circuit is presented. The core of this filter is a low-voltage high-frequency CMOS inverter-based operational transconductance amplifier (OTA). To improve the linearity of the OTA, a new common-mode feedback (CMFB) circuit is presented that is combined with a common-mode feedforward (CMFF) circuit. Moreover, a new automatic tuning circuit is presented. By tuning the bulk voltage of transistors, this circuit compensates the effects of mismatches and temperature changes on the OTA, and therefore, on the filter cutoff frequency. Furthermore, this circuit consumes small portion of the power consumed by the filter. The circuits are designed and simulated in Cadence using TSMC 90nm CMOS technology and a 1 V power supply. The post-layout simulation results show that the DC differential gain, common-mode gain, -3 dB cutoff frequency and unity-gain frequency of the OTA are 34.7 dB, -26 dB, 255 MHz and 13.8 GHz, respectively. The cutoff frequency of the filter is 1 GHz, and by applying 0.2 V_{pp} input voltages, the third-order intermodulation (IM3) of the filter at the cutoff frequency is -38 dB. The power consumption and the area of the filter are 4.8 mW and 0.043 × 0.038 mm², respectively. Moreover, Monte Carlo simulations show the good robustness of proposed filter against the process errors.

Keywords: Gm-C filter, operational transconductance amplifier, automatic tuning circuit, CMOS inverters

۱- مقدمه

ارائه شده است [۹-۱۸]. یک روش برای پیاده‌سازی OTAهای ولتاژ پایین استفاده از معکوس‌کننده‌های CMOS می‌باشد که اگر ترانزیستورهای PMOS و NMOS در ناحیه اشباع باشند، می‌تواند به صورت منبع جریان کنترل‌شده با ولتاژ مورد استفاده قرار گیرد. این مدار در کلاس AB کار می‌کند و ولتاژ ورودی می‌تواند دارای سوینگ ریل به ریل باشد. علاوه بر این مدار فاقد گره داخلی بوده و اگر به صورت دیفرانسیل پیاده‌سازی شود از طریق حذف جمله غیرخطی دارای خطی‌نگی نسبتاً خوبی است [۴ و ۹]. این مدار دارای بهره کمی هست زیرا فناوری CMOS امروزی دارای بهره ذاتی کمی می‌باشد. یک عیب دیگر استفاده از معکوس‌کننده‌های CMOS در مدارات آنالوگ، حساسیت آن به تغییرات ولتاژ آستانه و نسب رد منبع تغذیه ضعیف آن می‌باشد. فرکانس قطع فیلترهای زمان پیوسته پایین‌گذر در کاربردهایی نظیر سیستم‌های مخابراتی با پهنای باند بسیار زیاد و درایوهای هارددیسک‌ها از ۱ تا ۳ GHz می‌باشد و با افزایش سرعت در آینده، فرکانس قطع فیلتر پایین‌گذر نیز باید افزایش یابد [۹-۱۰]. این فیلترها در بسیاری از کاربردهای رادیویی فرکانس بالا مانند گیرنده‌های رادارهای با پهنای باند بسیار زیاد (UWB) برای حذف مؤلفه‌های فرکانس بالا و کاهش تداخلات و یا حذف توان جمر خارج از باند سیگنال مخابراتی وقتی که پهنای باند سیگنال جمر بیشتر از سیگنال مخابراتی است، مورد استفاده قرار می‌گیرد.


در این مقاله یک فیلتر پایین‌گذر Gm-C با فرکانس قطع GH ۱ با یک مدار تنظیم خودکار فرکانس ارائه شده است. بقیه مقاله به صورت زیر سازمان‌دهی شده است: در بخش دوم ساختار تقویت‌کننده عملیاتی ترانسانا انتقالی ارائه شده و در بخش سوم ساختار فیلتر پایین‌گذر Gm-C و مدار تنظیم فرکانس خودکار توضیح داده شده است. نتایج شبیه‌سازی پسا جانمایی در بخش چهارم آمده و در نهایت در بخش پنجم نتیجه‌گیری بیان شده است.



شکل ۱. الف) OTA - قابل تنظیم ارائه شده ب) مدار تنظیم ترانسانایی از طریق تنظیم ولتاژ بالک

معکوس‌کننده‌های CMOS نشان داده شده است. این مدار شبه‌دیفرانسیلی که فاقد جریان دم است برای کاربردهای ولتاژ پایین مناسب می‌باشد. همچنین مدار یک طبقه است (گره داخلی ندارد) و در نتیجه فاقد صفرها و قطب‌های پارازیتی می‌باشد و

از میان فیلترهای زمان پیوسته مجتمع، فیلترهای Gm-C برای کاربردهای فرکانس بالا بسیار مناسب هستند. چون در این فیلترها پس‌خوری وجود ندارد، نگرانی برای ناپایداری آن‌ها به وجود نمی‌آید و دارای توان مصرفی کمی می‌باشند. در حالی که ساختارهای Active-RC و MOSFET-C به دلیل استفاده از پس‌خور محلی در اطراف المان‌های فعال به توان مصرفی بیشتری برای کار در فرکانس‌های بالا نیاز دارند. اما به‌رحال در فیلترهای Gm-C عملکرد حلقه باز ترانسانا باعث می‌شود سیگنال‌های ورودی بزرگی به مدار اعمال شود و لذا مسئله خطی‌سازی فیلترهای بر مبنای ترانسانا، بسیار مهم می‌باشد. روش‌های مداری مختلفی برای افزایش محدوده خطی ترانساناها نظیر ثابت نگه‌داشتن مجموع ولتاژهای گیت-سورس ترانزیستورهای ورودی، استفاده از ترانزیستورهای ورودی در ناحیه ترایبودی، تهبگن‌سازی مقاومتی (غیرفعال یا فعال) سورس، تقسیم ولتاژ ورودی، حذف جملات غیرخطی، استفاده از تقویت‌کننده پس‌خور، بایاس تطبیقی و غیره و یا ترکیبی از این روش‌ها استفاده شده است [۸-۱]. یکی دیگر از معایب این فیلترها پیچیدگی نسبی مدارهای تنظیم فرکانس و پهنای باند است که گاهی مقدار زیادی از توان مصرفی و سطح تراشه را به خود اختصاص می‌دهد. با کوچک شدن فناوری و کاهش توان مصرفی، عملکرد تقویت‌کننده ترانسانایی عملیاتی به‌عنوان هسته فیلترهای Gm-C و مدارات زمان پیوسته دیگری از قبیل نوسان‌سازها، مقایسه‌کننده‌ها و مبدل‌های داده در ولتاژهای پایین اجتناب‌ناپذیر است. اما به‌رحال این کاهش ولتاژ تغذیه مدارات ترانسانا، مشخصات عملکردی آن‌ها نظیر بهره، سرعت و خطی‌نگی مدار را کاهش می‌دهد و لذا روش‌های طراحی مداری مختلفی مانند استفاده از تقویت‌کننده‌های شبه‌دیفرانسیلی (مانند معکوس‌کننده‌های CMOS)، تحریک بالک، مدارات مد جریان، ترانزیستورهای گیت شناور و غیره برای کاهش ولتاژ تغذیه مدار



۲. ساختار تقویت‌کننده عملیاتی ترانسانایی انتقالی قابل تنظیم مورد استفاده

در شکل (۱-الف) ساختار OTA ارائه‌شده بر پایه

مقاومت پارازیتی ترانزیستورها بستگی دارد، لذا عدم تطابق باعث کاهش بهره تقویت‌کننده می‌شود که این خود روی پارامترهای فیلتر مانند فرکانس قطع فیلتر اثر می‌گذارد. روش‌های مختلفی برای طراحی تقویت‌کننده‌ها با ترانساینپی متغیر ارائه شده است [۴، ۹، ۱۰، ۱۹]. در اینجا تنظیم G_m مدار با تنظیم ولتاژ بالک ترانزیستورها در فناوری triple-well ۹۰ nm TSMC صورت گرفته است. در شکل (۱-ب) مدار تنظیم ولتاژ بالک نشان داده شده است. در این مدار که تنها از چهار ترانزیستور تشکیل شده است، با تغییر ولتاژ V_{tune} ولتاژهای بالک ترانزیستورهای NMOS و PMOS در خلاف جهت یکدیگر تغییر می‌کنند و در نتیجه مقدار ترانساینپی مدار تغییر می‌کند (با تغییر V_{tn} و $|V_{tp}|$)، G_m تغییر می‌کند. با انتخاب مناسب ابعاد I_3 و I_4 می‌توان از ناپایداری شدن حلقه پس‌خور ناشی از آن‌ها جلوگیری کرد. مدار CMFF، سیگنال ورودی را پیش‌خور می‌کند و حذف سیگنال در حوزه جریان انجام می‌شود و چون در این مدار تقویت‌کنندگی صورت نمی‌گیرد، در نتیجه شرایط ناپایداری به وجود نمی‌آید. اما بررسی شرایط پایداری مدار CMFB لازم است. برای بررسی پایداری حلقه CMFB، حلقه را باز و حاشیه فاز را بررسی می‌کنیم. بهره حلقه باز از رابطه زیر به دست می‌آید:


$$A_{CMFB} = G_{m_{CMFB}} R_{out,CM} \quad (2)$$

$$G_{m_{CMFB}} = g_{m1}^2 r_{o1} / 2, \quad R_{out,CM} \approx 1 / g_{m3}$$

که در آن، $G_{m_{CMFB}}$ ترانساینپی حلقه CMFB و $R_{out,CM}$ مقاومت خروجی OTA در حالت مشترک می‌باشد. فرکانس قطب غالب در گره خروجی و قطب غیر غالب در گره X به ترتیب برابر است با:

$$P_D = \frac{1}{R_{out,CM} C_L}, \quad P_X = \frac{2g_{m1}}{C_X} \quad (3)$$

که در آن، C_L خازن بار (در طراحی فیلتر، این خازن ۳ pF در نظر گرفته شده است) و C_X خازن دیده‌شده در گره X است و در مقایسه با خازن بار کوچک می‌باشد. با شبیه‌سازی حلقه باز مدار CMFB، مقدار حاشیه فاز 58° به دست می‌آید (شکل ۲). این حاشیه فاز بالا پایداری حلقه CMFB را تضمین می‌کند.



شکل ۲. شبیه‌سازی حلقه‌باز مدار CMFB

بنابراین تا فرکانس‌های بالا می‌تواند، کار کند. ولتاژ مد مشترک ترانزیستورها نصف منبع تغذیه انتخاب شده و تمام ترانزیستورها در ناحیه اشباع می‌باشند، در نتیجه معکوس‌کننده‌ها به‌عنوان مبدل ولتاژ به جریان عمل می‌کنند. معکوس‌کننده‌های I_1 و I_2 ولتاژ ورودی را به جریان تبدیل می‌کنند. روش خطی‌سازی به‌کاررفته در این OTA، حذف جملات غیرخطی از طریق جمع جبری مناسب جملات غیرخطی می‌باشد. با استفاده از رابطه توان دوم برای MOS، معادله تبدیل ولتاژ به جریان معکوس‌کننده‌های I_1 و I_2 به‌صورت زیر به دست می‌آیند:

$$i_{od} = (V_{DD} - V_m - |V_{tp}|) \sqrt{\beta_n \beta_p} V_{id} \quad (1)$$

که در آن، پارامترها معنی متداول خود را دارند. رابطه (۱) میزان خطینگی متوسطی را می‌دهد زیرا مبتنی بر معادلات مدل درجه دوم MOS (که در عمل غیرواقعی است) می‌باشد. با توجه به این‌که بهره ذاتی ادوات کانال کوتاه کم می‌باشد، برای افزایش بهره تفاضلی از معکوس‌کننده‌های I_3 و I_4 استفاده شده تا با ایجاد پس‌خور مثبت در گره خروجی، مقاومت منفی تولید کرده و امیدانس خروجی در حالت تفاضلی افزایش یابد. به علت ساختار شبه‌دیفرانسیلی، مدار دارای بهره مد مشترک بزرگی می‌باشد و برای کاهش آن از مدارات پیش‌خور مد مشترک و پس‌خور مد مشترک استفاده شده است. همچنین برای کاهش توان مصرفی و نیز فشرده شدن مدار، این مدارات با یکدیگر ترکیب شده‌اند. مدار پیش‌خور مد مشترک تنها توسط دو ترانزیستور M_1-2 و معکوس‌کننده‌های I_5-7 پیاده‌سازی شده است. سیگنال ورودی توسط گیت ترانزیستورهای M_1-2 حس می‌شود که در مقایسه با [۹] که از دو معکوس‌کننده برای این کار استفاده شده دو ترانزیستور کمتر مورد استفاده قرار گرفته است لذا در یک فیلتر مرتبه چهار تعداد ۱۶ ترانزیستور صرفه‌جویی می‌شود. در گره اتصال درین‌ها فقط جریان مد مشترک ایجاد می‌شود زیرا جریان‌های تفاضلی هم‌جهت هستند و یکدیگر را حذف می‌کنند. از طرفی چون مقاومت سیگنال کوچک در گره X برابر است با: $\frac{1}{2g_{m1}} \approx \left(\frac{r_{o1}}{6} \parallel \frac{1}{2g_{m1}} \right)$ ، در نتیجه در گره X ولتاژ $-V_{CM,in}$ تولید می‌شود و بنابراین، معکوس‌کننده‌های I_6 و I_7 جریان CM ورودی را حذف می‌کنند و از به راه افتادن جریان مد مشترک و غیرخطی شدن OTA جلوگیری می‌کنند. در این OTA، مدار CMFB ارائه‌شده از ترانزیستورهای M_3-6 و معکوس‌کننده‌های I_5-7 تشکیل شده است. در اینجا نیز در گره اتصال درین‌های M_3-4 فقط جریان مد مشترک خروجی ایجاد می‌شود. ولتاژ تولیدشده در گیت M_6 با ولتاژ مرجع $(V_{DD}/2)$ در گیت ترانزیستور M_5 مقایسه می‌شود، سپس تغییر جریان به وجود آمده، ولتاژ گره X را به‌نحوی تغییر می‌دهد که معکوس‌کننده‌های I_6 و I_7 تغییر ولتاژ مد مشترک خروجی را کاهش دهند. از آنجایی‌که مقاومت منفی و در نتیجه بهره تفاضلی تقویت‌کننده به ترانساینپی و

ابعاد ترانزیستورها در جدول (۱) داده شده است.

$$i_{od} = \frac{2g_{m1}}{1 + (4g_{d1} + 2g_{d3} - 2g_{m3}) / \omega C} v_{id} \quad (5)$$

که در آن، g_m ترانسسانایی و g_d ترانسسانایی پارازیتی درین به سوریس ترانزیستورها می‌باشد. برای ترانسسانایی مشترک و تفاضلی مدار روابط زیر به دست می‌آید:

$$Gmc \approx \begin{cases} 0 & \omega \rightarrow 0 \\ \frac{6}{g_{m1}^2 r_{o1}^2} & \omega \rightarrow \infty \end{cases} \quad (6)$$


$$Gmd \approx 2g_{m1} \quad (7)$$

با توجه به (۶) ملاحظه می‌شود که بهره مد مشترک در تمامی فرکانس‌ها، پایین است و به امیدانس بار بستگی ندارد.

جدول ۱. ابعاد ترانزیستورهای مدار		
شماره	W_N/L_N [nm/nm]	W_P/L_P [nm/nm]
مقاومت منفی (I3, I4)	۲۰۰/۲۵۰	۲۹۵/۱۰۰
سایر	۶۰۰/۱۲۰	۱۲۷۰/۱۰۰

اگر این مدار با امیدانس خازنی بارگذاری شود و با فرض رابطه توان دوم برای MOS جریان‌های مشترک و تفاضلی OTA برابر می‌شود با:

$$i_{oc} = \frac{6g_{m1}}{3 + g_{m1}r_{o1}} \frac{1}{1 + g_{m1}^2 r_{o1}^2} \frac{1}{1 + (4g_{d1} + 2g_{d3} + 2g_{m3}) / \omega C} v_{ic} \quad (4)$$



شکل ۳. ساختار فیلتر پایین‌گذر مرتبه چهار Gm-C

می‌شود. با توجه به شکل (۳) ملاحظه می‌شود تنها چهار مدار CMFB برای پایدارسازی سطح مد مشترک خروجی کافی می‌باشد.


از آنجایی که فرکانس قطع فیلتر با تغییرات دما و فرآیند تغییر می‌کند، لذا برای کنترل دقیق عملکرد فیلتر، از یک مدار کنترل خودکار روی تراشه استفاده شده است که برای سادگی بلوک‌دیگرام آن در حالت تک سر در شکل (۴) نشان داده شده است. این مدار تنظیم تنها از معکوس‌کننده و OTA تشکیل شده است. مزیت این مدار در این است که عمل مقایسه را در مد جریان بدون نیاز به مدار آشکارکننده پیک که در [۹ و ۲۰] مورد استفاده قرار گرفته، انجام می‌دهد، بنابراین پیچیدگی کمتری داشته و توان و سطح تراشه کمتری مصرف می‌کند. علاوه بر این در این مدار تنظیم، می‌توان فرکانس مرجع را با نسبت ترانسسانایی‌های معکوس‌کننده‌های I_a و I_b کاهش داد. این عملکرد مدار تنظیم در فرکانس‌های کمتر از فرکانس بهره واحد OTA، در مقایسه با [۱۰] دارای مزیت انعطاف‌پذیری در

۳- ساختار فیلتر پایین‌گذر و مدار تنظیم خودکار

در این قسمت با استفاده از ترانسسانای ارائه شده در بخش قبل، یک فیلتر پایین‌گذر مرتبه چهار Gm-C قابل تنظیم مطابق شکل (۳) ارائه شده است. این فیلتر از آبخاری کردن دو فیلتر مرتبه دوم به دست آمده است.


هسته OTA که همان معکوس‌کننده‌های I_1 تا I_4 می‌باشد به عنوان سلول ترانسانا در فیلتر به کار رفته است (کادر نقطه چین). مدار CMFF ترانسانا (M1-2 و I5-7) نیز در هر طبقه فیلتر استفاده شده است. از آنجایی که در این فیلتر، ترانساناها به صورت آبخاری به یکدیگر متصل شده‌اند، مدار CMFB نیاز به عناصر حس‌کننده ولتاژ مد مشترک خروجی مجزایی ندارد، زیرا اطلاعات ولتاژ مد مشترک خروجی در مدار CMFF طبقه بعدی استخراج شده است (با علامت منفی). بنابراین، با ترکیب مدارات CMFB و CMFF در هر طبقه فیلتر، دو ترانزیستور کمتر استفاده

نشان می‌دهد. مطابق شکل این OTA کلاس AB در محدوده ولتاژ مد مشترک ورودی قادر است سوئیچینگ ولتاژ خروجی نزدیک به ریل به ریل داشته باشد.




شکل ۵. مشخصه انتقالی ترانسانا

با اعمال سیگنال‌های تفاضلی با ولتاژ مد مشترک $0.5V$ به ورودی‌های ترانسانا، اندازه و فاز شبیه‌سازی شده بهره تفاضلی هنگامی که V_{o+} و V_{o-} باز هستند مطابق شکل (۶) به دست می‌آید. در فرکانس‌های پایین بهره تفاضلی حلقه باز برابر است با: $Ao(dB) = 20 \log(Gm_d Ro)$ که در آن، $Ro = \frac{r_{o3}}{2} \parallel r_{o3} \parallel \frac{-1}{g_{m3}}$ مقاومت خروجی معادل OTA است. با توجه به شکل (۶)، بهره DC ترانسانا، فرکانس قطع -3 dB و فرکانس بهره واحد به ترتیب برابر با 34.7 dB، 237 MHz و $13/8$ GHz می‌باشند. با توجه به پاسخ فاز شبیه‌سازی شده ملاحظه می‌شود، حاشیه فاز ترانسانا برابر با 105° است که این حاشیه فاز بالا، پایداری AC مدار را تضمین می‌کند. شکل (۷) پاسخ فرکانسی مدار در حالت اعمال ورودی‌های مد مشترک به OTA را نشان می‌دهد. مطابق این شکل بهره مد مشترک تا فرکانس‌های نزدیک به 1 GHz حدود -26 dB قرار دارد و با رابطه (۶) مطابقت دارد.




شکل ۶. بهره مد تفاضلی حلقه باز OTA برحسب فرکانس



شکل ۷. بهره مد مشترک حلقه باز OTA برحسب فرکانس

انتخاب فرکانس مرجع، انتگرال‌گیرهای دقیق‌تر و در نتیجه تنظیم دقیق‌تر می‌باشد.



شکل ۴. مدار تنظیم خودکار فرکانس روی تراشه

در شکل (۴)، OTA_x نسخه مشابهی از OTA به کار رفته در فیلتر است و CL شرایط بار مشابهی ایجاد می‌کند. فرکانس بهره واحد انتگرال‌گیر از رابطه زیر به دست می‌آید:

$$f_u = \frac{Gm_x}{2\pi C_L} \quad (8)$$

که در آن Gm_x ترانسانایی سیگنال کوچک OTA_x می‌باشد. با اعمال سیگنال مرجع با فرکانس مرجع f_{ref} مطابق رابطه زیر:

$$V_{ref} = V_m \sin(2\pi f_{ref} t) \quad (9)$$

جریان‌های i_1 و i_2 به صورت داده شده به دست می‌آیند:

$$i_1 = \left(\frac{f_u}{f_{ref}}\right)^2 2g_{ma} V_m \sin(2\pi f_{ref} t) \quad (10)$$


$$i_2 = \left(\frac{g_{mb}}{g_{ma}}\right)^2 2g_{ma} V_m \sin(2\pi f_{ref} t) \quad (11)$$

جریان‌های i_1 و i_2 با نسبت فرکانس بهره واحد انتگرال‌گیر به فرکانس مرجع و نسبت ترانسانایی I_a به I_b متناسب است؛ بنابراین با مقایسه جریان‌های i_1 و i_2 در گره خروجی، خطای تصحیح (سیگنال کنترل) به دست آمده و در یک سیستم حلقه بسته به OTA_x اعمال می‌شود تا مقدار خطا حداقل شود. این سیگنال کنترلی به تمام ترانساناهای پیرو فیلتر نیز اعمال می‌شود تا فرکانس آن تنظیم می‌شود.

۴. نتایج شبیه‌سازی


برای اثبات عملکرد ترانسانا و فیلتر ارائه شده در بخش‌های قبل، مدارات با استفاده از فناوری 90 nm CMOS TSMC در نرم‌افزار Cadence شبیه‌سازی شده‌اند. ولتاژ تغذیه $1V$ و ولتاژهای مد مشترک ورودی و خروجی برابر $0.5V$ ($V_{DD}/2$) انتخاب شده است. شکل (۵) مشخصه انتقالی ترانسانا را در حالت بی‌باری

شکل (۱۱) پاسخ فرکانسی فیلتر پایین‌گذر را نشان می‌دهد. فرکانس قطع و توان مصرفی فیلتر (همراه با مدار تنظیم) به ترتیب برابر با ۱ GHz و ۴/۸ mW می‌باشد، در حالی که مدار تنظیم با توان مصرفی ۰/۷۷ mW، تنها در حدود ۱۶٪ توان مصرفی کل فیلتر را به خود اختصاص می‌دهد.



شکل ۱۱. پاسخ فرکانسی فیلتر پایین‌گذر


مقدار خطینگی فیلتر با شبیه‌سازی IM3 به دست آمده است. با اعمال سیگنال‌های ورودی دو تن در فرکانس‌های ۹۹۵ MHz و ۱۰۰۵ MHz و با دامنه 200 mV_{P-P} (-۲۲ dBm) مقدار مؤلفه مرتبه سوم مدولاسیون داخلی فیلتر در فرکانس ۱ GHz (نزدیک فرکانس قطع فیلتر) -۳۸ dB می‌باشد (شکل ۱۲).




شکل ۱۲. مدولاسیون داخلی مرتبه سوم فیلتر

چگالی طیفی ولتاژ نویز ارجاع داده شده به ورودی فیلتر، شبیه‌سازی شده در فرکانس ۵ MHz و ۱۰ MHz (بهره فیلتر در حدود ۰ dB است) به ترتیب برابر با $112 \text{ nV}/\sqrt{\text{Hz}}$ و $10 \text{ nV}/\sqrt{\text{Hz}}$ می‌باشد. برای ارزیابی عملکرد فیلتر ارائه شده در مقابل خطاهای فرآیند، شبیه‌سازی مونت کارلو و گوشه‌های فرآیند انجام شده است. با توجه به شکل (۱۳) مقادیر میانگین و انحراف استاندارد شبیه‌سازی مونت کارلو برای فرکانس قطع فیلتر با ۵۰ بار تکرار به ترتیب ۱ GHz و ۵۶ MHz می‌باشد. شبیه‌سازی گوشه‌های فرآیند (شکل ۱۴) نشان می‌دهد که مدار در برابر خطاهای فرآیند تغییرات زیادی ندارد.

در شکل (۸) ترانسانایی تفاضلی مدار تحت 50Ω نشان داده شده است. با توجه به شکل ملاحظه می‌شود که مدار دارای ترانسانایی تفاضلی $G_{md} = 1 \text{ mS}$ است و مقدار ترانسانایی در بازه فرکانسی ۰-۴ GHz تقریباً ثابت می‌باشد. شکل (۹) ترانسانایی مدار بر حسب ولتاژ ورودی را نشان می‌دهد. با توجه به این شکل مدار دارای خطینگی متوسطی است که به علت روش خطی‌سازی به کار رفته است.




شکل ۸. منحنی ترانسانایی تفاضلی OTA بر حسب فرکانس



شکل ۹. منحنی ترانسانایی تفاضلی OTA بر حسب ولتاژ ورودی

چگالی طیفی ولتاژ نویز شبیه‌سازی شده ارجاع شده به ورودی ترانسانای در فرکانس ۵ MHz و ۱۰ MHz به ترتیب $360 \text{ nV}/\sqrt{\text{Hz}}$ و $28 \text{ nV}/\sqrt{\text{Hz}}$ می‌باشد. در شکل (۱۰) طراحی جانمایی مدار OTA آمده است که مساحت اشغالی توسط OTA برابر با $0.1 \times 0.1 \text{ mm}^2$ می‌باشد.




شکل ۱۰. طراحی جانمایی OTA

۵. نتیجه‌گیری


با توجه به استفاده زیاد از فیلترهای پایین‌گذر در گیرنده‌های راداری و سیستم‌های مخابراتی در پدافند نوین، در این مقاله یک فیلتر فعال پایین‌گذر Gm-C ارائه شده است. در ابتدا یک تقویت‌کننده ترانسانایی عملیاتی (OTA) یک طبقه شبه‌دیفرانسیلی ولتاژ پایین کلاس AB قابل تنظیم بر پایه معکوس‌کننده‌های CMOS ارائه شد. در این OTA فرکانس بالا، برای پایدارسازی ولتاژ مد مشترک خروجی، طرح جدیدی از مدار CMFB ارائه و با مدار CMFF ترکیب شده است. نتایج شبیه‌سازی با استفاده از فناوری CMOS ۹۰ nm TSMC و با ولتاژ تغذیه ۱ V نشان می‌دهد که فرکانس قطع ۳ dB، فرکانس بهره واحد و حاشیه فاز OTA به ترتیب ۲۳۷ MHz، ۱۳/۸ GHz و ۱۰۵° است. سپس با استفاده از این ترانسانای یک فیلتر پایین‌گذر Gm-C مرتبه چهار پیاده‌سازی شد. همچنین برای جبران‌سازی عدم تطابق المان‌ها و تغییرات دمایی یک مدار جدید تنظیم فرکانس ارائه شده است. فیلتر دارای فرکانس قطع ۱ GHz و توان مصرفی ۴/۸ mW با IM3 برابر با ۳۸ dB در فرکانس ۱ GHz است. علاوه بر این، نتایج شبیه‌سازی مونت‌کارلو برای پیش‌بینی خطاهای فرآیند ساخت و تغییرات دمایی ارائه شده است.

۶. مراجع‌ها

- [1] Galan, J.; Pedro, M.; Sanchez-Rodriguez, T.; Munoz, F.; Carvajal, R. G.; Lopez-Martin, A. "A Very Linear Low-Pass Filter with Automatic Frequency Tuning"; IEEE T. VLSI Syst. 2012, 21, 182-187.
- [2] Abdulaziz, M.; Ahmad, W.; Tormanen, M.; Sjolund, H. "A Linearization Technique for Differential OTAs"; IEEE T. CIRCUITS-II 2016, 64, 1002-1006.
- [3] Rezaei, F. "Linearity Enhancement in the Entire Tuning Range of CMOS OTA Using a New Tune Compensated Source Degeneration Technique"; Microelectr. J. 2017, 66, 128-135.
- [4] Nauta, B. "A CMOS Transconductance-C Filter Technique for Very High Frequencies"; IEEE J. Solid-St. Circ. 1992, 27, 142-153.
- [5] Rezaei, F.; Azhari, S.J. "A New Controllable Adaptive Biasing Linearization Technique for a CMOS OTA and Its Application to Tunable Gm-C Filter Design"; Microelectr. J. 2015, 46, 810-818.
- [6] Gonzalez-Diaz, V. R.; Sanchez-Gaspariano, L. A.; Muniz-Montero, C.; Alvarado-Pulido, J. J. "Improving Linearity in MOS Varactor Based VCOs by Means of the Output Quiescent Bias Point"; Integration 2016, 55, 274-280.
- [7] Jimenez-Fuentes, M.; Carvajal, R. G.; Acosta, L.; Rubia-Marcos, C.; Lopez-Martin, A.; Ramirez-Angulo, J. "A Tunable Highly Linear CMOS Transconductor With 80 dB of SFDR"; Integration 2009, 42, 277-285.
- [8] Kumngern, M.; Kulej, T.; Stopjakova, V.; Khateb, F. "0.5 V Sixth-Order Chebyshev Band-Pass Filter Based on Multiple-Input Bulk-Driven OTA"; AEU-Int. J. Electron. C. 2019, 111, 1-6.



شکل ۱۳. شبیه‌سازی مونت کارلو فرکانس قطع فیلتر



شکل ۱۴. شبیه‌سازی گوشه‌های فرآیند پاسخ فرکانسی فیلتر

شکل (۱۵) طراحی جانمایی فیلتر در را نشان می‌دهد که با توجه به آن دارای مساحت $0.43 \times 0.38 \text{ mm}^2$ است.

در نهایت در جدول (۲) مقایسه پارامترهای فیلتر ارائه‌شده با چند فیلتر Gm-C چاپ‌شده اخیر، نشان داده شده است. فیلتر ارائه‌شده دارای توان مصرفی کمتر، سوینگ خروجی ریل به ریل و ولتاژ تغذیه کمی می‌باشد و درعین حال دارای خطینگی متوسطی است.

جدول ۲. مقایسه عملکرد چند فیلتر Gm-C اخیر

مرجع	مدار پیشنهادی	[۱۰]	[۲۱]	[۹]
فناوری CMOS	۹۰ nm CMOS	۹۰ nm CMOS	۲۸ nm FDSOI CMOS	۱۸۰ nm CMOS
مرتبه فیلتر	۴	۴	۳	۴
نوع فیلتر	LPF Gm-C	LPFGm-C	LPF Gm-C	LPF Gm-C
f_c	۱ GHz	۱ GHz	۴۵۹ MHz	۱ GHz
مدار تنظیم	دارد	دارد	دارد	دارد
IM3/HD3	-۳۸ dB at $\frac{1}{2} V_{P,P}$ (IM3)	-۴۲ dB at $\frac{1}{2} V_{P,P}$ (IM3)	$\frac{2}{4}$ dBV _p (IIP3)	-۴۳ dB at $\frac{1}{3.5} V_{P,P}$ (IM3)
تغذیه	۱ V	۱ V	۱ V	$\frac{1}{5}$ V
توان مصرفی	۴/۸ mW	۸ mW	۵/۶ mW	۱۷۵ mW
بهره باتد عبور	۰ dB	۰ dB	-۰.۳ dB	۰ dB

* نتایج اندازه‌گیری

- [15] Gak, J.; Miguez, M. R.; Arnaud, A. "Nanopower OTAs With Improved Linearity and Low Input Offset Using Bulk Degeneration"; *IEEE T. Circuits-I* 2013, 61, 689–698.
- [16] Dubey, T.; Bhadauria, V. "A Low-Voltage Highly Linear OTA Using Bulk-Driven Floating Gate MOSFETs"; *AEU-Int J. Electron. C.* 2019, 98, 29–37.
- [17] Nikseresht, S.; Azhari, S. J. "A New Current-Mode Computational Analog Block Free From the Body-Effect"; *Integration* 2019, 65, 18–31.
- [18] Bansal, U.; Gupta, M. "High Bandwidth Transimpedance Amplifier Using FGMOS for Low Voltage Operation"; *Integration* 2018, 60, 153–159.
- [19] Alaybeyoglu, E.; Kuntman, H. "A New Implementation of the Reconfigurable Analog Baseband Low Pass Filter With Cell-Based Variable Transconductance Amplifier"; *Analog Integr. Circ. S.* 2018, 97, 87–96.
- [20] Silva-Martinez, J.; Adut, J.; Rocha-Perez, J. M.; Robinson, M.; Rokhsaz, S. "A 60 mW, 200 MHz Continuous-Time Seventh-Order Linear Phase Filter With On-Chip Automatic Tuning System"; *IEEE J. Solid-St. Circ.* 2003, 38, 216–225.
- [21] Lechevallier, J.; Struiksmas, R.; Sherry, H.; Catheli, A.; Klumperink, E.; Nauta, B. "A Forward-Body-Bias Tuned 450MHz Gm-C 3rd-Order Low-Pass Filter in 28nm UTBB FD-SOI With >1dBVp IIP3 Over a 0.7-to-1V Supply"; *ISSCC Dig. Tech. Pap. I* 2015, 96–97.
- [9] Lo, T. Y.; Hung, C. C. "A 1 GHz Equiripple Low-Pass Filter With a High-Speed Automatic Tuning Scheme"; *IEEE T. VLSI Syst.* 2009, 19, 175–181.
- [10] Abdolmaleki, M.; Dousti, M.; Tavakoli, M. B. "Design and Simulation of Tunable Low-Pass Gm-C Filter With 1 GHz Cutoff Frequency Based on CMOS Inverters for High Speed Telecommunication Applications"; *Analog Integr. Circ. S.* 2019, 100, 279–286.
- [11] Lv, X.; Zhao, X.; Wang, Y.; Jia, D. "Super Class AB-AB Bulk-Driven Folded Cascode OTA"; *Integration* 2018, 63, 196–203.
- [12] Sharan, T.; Bhadauria, V. "Sub-Threshold, Cascode Compensated, Bulk-Driven OTAs With Enhanced Gain and Phase-Margin"; *Microelectr. J.* 2016, 54, 150–165.
- [13] Garradhi, K.; Hassen, N.; Ettaghzouti, T.; Besbes, K. "Realization of Current-Mode Biquadratic Filter Employing Multiple Output OTAs and MO-CCII"; *AEU-Int. J. Electron. C.* 2018, 83, 168–179.
- [14] Wang, J.; Li, Y.; Zhu, Z. "A 0.6-V Pseudo-Differential OTA With Switched-Opamp Technique for Low Power Applications"; *Microelectr. J.* 2019, 90, 117–122.